応用情報技術者試験 令和7年度 春期 午前 問20

【正解】イ

HDLはHardware Description Language、すなわちハードウェア記述言語です。論理ゲート、レジスタ、信号線、クロックに同期した動作など、デジタル回路の構造や振る舞いを記述します。代表例にはVHDL、Verilog HDL、SystemVerilogがあります。HDLで記述した回路を論理合成すると、記述内容がゲートやレジスタなどの回路要素へ変換されます。その後、配置配線などの処理を経て、FPGAに書き込むためのデータが作られるので、イが正解です。

アのDDLは誤りです。DDLはData Definition Languageの略で、SQLにおいて表などのデータベース構造を定義する言語です。CREATE、ALTER、DROPなどが該当します。

ウのUMLは誤りです。UMLはUnified Modeling Languageの略で、クラス図やシーケンス図などを使い、ソフトウェアやシステムの構造及び振る舞いを可視化するためのモデリング言語です。

エのXMLは誤りです。XMLはExtensible Markup Languageの略で、タグを用いて構造化データを記述するためのマークアップ言語です。

【ポイント】 HDLでは、ソフトウェアの逐次処理とは異なり、回路の並列動作も表現します。論理合成できる記述には制約があるため、シミュレーション専用の記述と、実際の回路に変換できる記述を区別することが重要です。