テクノロジ系11 / 25問
エンベデッドシステムスペシャリスト試験 令和2年度 秋期 午前II 問11
PLLのブロック図中のa~cに入れるべき回路の組合せとして、適切なものはどれか。

選択肢を押すと答え合わせができます。
正解と解説を見る
【正解】イ
図では、aに入力信号と出力側から戻された信号の二つが入っています。したがって、aは両信号の位相差を検出する位相比較器です。その出力には位相差に応じた変動成分が含まれるので、低域通過フィルタで高周波成分を除去し、滑らかな制御電圧にします。この電圧を受けて発振周波数を変化させる回路が電圧制御発振器なので、cに入ります。また、出力信号を所定の比率で分周して位相比較器へ戻す回路がbです。よって、aが位相比較器、bが分周器、cが電圧制御発振器であるイが正解です。
アの組合せは誤りです。bの電圧制御発振器とcの分周器が逆です。電圧制御発振器は低域通過フィルタの直後に置き、分周器は帰還経路に置きます。 ウの組合せは誤りです。aは発振する回路ではなく、二つの信号を比較する位相比較器です。また、bは位相比較器ではなく分周器、cは分周器ではなく電圧制御発振器です。 エの組合せは誤りです。aとcの役割が不適切です。位相比較器は入力側のa、電圧制御発振器はフィルタ後段のcに置きます。
【ポイント】 PLLは、位相比較器、低域通過フィルタ、電圧制御発振器、分周器から構成されます。 帰還信号と入力信号の位相差が小さくなるように発振周波数を自動調整する仕組みです。 分周比をNとすると、同期時には一般に出力周波数が入力周波数のN倍になります。
出典:令和2年度 秋期 エンベデッドシステムスペシャリスト試験 午前II 問11
※ 解説は SkillStack 編集部が作成したものです。Web 表示のため、図表の配置や表記を一部改めています。
この回の25問を、アプリで通しで解く
- 本番と同じ問題数・制限時間で通し演習(模試モード)
- 間違えた問題は自動で「復習すべき問題」に回る
- 解説で分からない点はAIに質問できる